


● 課程專題(1)：雙核心 CPU 模擬系統與匯流排仲裁用於 VGA 影像輸出

一、動機與目的：

此為數位邏輯實習的期末專題，因為我想理解多核系統在搶同一份資源時如何協調而不出錯，因此整合了指令集到顯示輸出。我設計了 ISA、兩顆獨立 CPU、一個共享 VRAM，以及核心 Bus Arbiter，最後用 VGA 把兩核平行繪製的結果即時輸出，一旦兩核撞寫，畫面就會損壞。

二、系統架構：

系統由六個模組組成，資料流由左而右流動：image_sel 兩位元同時送進兩核，決定要跑哪一套繪圖程式；Core 0 與 Core 1 各自擁有獨立的 ROM、控制單元、ALU 與暫存器檔，依程式約定分工繪製畫面上、下半；兩核透過 Bus Arbiter 競爭 VRAM 寫入權，VGA Sync 與 Pixel Driver 再把 VRAM 內容換算成螢幕像素輸出 (圖十八)。



圖(十八) 系統架構與訊號流(運算→仲裁→儲存→掃描→顯示)

單顆核心為 8-bit 多週期 CPU，暫存器檔含 R0-R3 四顆（兩組讀取埠、一組寫入埠）。

三、功能設計：

(1) 16-bit 指令集

指令格式固定為 **opcode[15:12] / Rd[11:10] / Rs[9:8] / imm8[7:0]**，硬體共實作 8 個 opcode（資料處理與 I/O 6 種 + 流程控制 2 種）(表四)：


表(四) 指令集對應功能

Opcode	指令	動作
0000	MOV	$Rd \leftarrow \text{imm8}$ (載入立即值)
0001	ADD	$Rd \leftarrow Rd + Rs$
0010	SUB	$Rd \leftarrow Rd - Rs$
0011	AND	$Rd \leftarrow Rd \& Rs$
0100	OR	$Rd \leftarrow Rd Rs$
0101	OUT	$\text{VRAM}[\text{imm8}] \leftarrow Rs \text{ 低 3 位}$ (RGB 各 1 bit)
0110	BEQ	若 $Rd = 0$ 則 $PC \leftarrow \text{imm8}$ (條件分支)
0111	JMP	$PC \leftarrow \text{imm8}$ (無條件跳躍)

指令欄位固定，讓 decode 只是單純的位元切片，資料路徑因此乾淨許多。不過 OUT 採立即定址，等於每個像素都要一條固定位址的指令，畫一張圖就是數百條，後續發現若把 OUT 改成暫存器間接定址、再搭配 BEQ/JMP 形成迴圈，就能用少量指令掃過整塊 VRAM。

(2) 控制單元 FSM 與 OUT

每條指令分為 FETCH → DECODE → EXECUTE → WRITEBACK 四狀態，多數指令寫回暫存器後 $PC+1$ ，但 OUT 因為要寫共享 VRAM，必須先向 Bus Arbiter 取得授權，沒拿到就停在 WRITEBACK 等待，確保兩核不會在同一時脈寫入 VRAM (圖十九)。



圖(十九) 控制單元狀態機

(3) Round-Robin 匯流排仲裁

Bus Arbiter 每個時脈判斷兩核的請求，若是單核請求就直接授權，兩核同時請求時會用 last_gnt 記錄上次給誰、這次輪給另一顆核心，達成公平輪替避免任一核 starvation。訊號 gnt 直接接到 VRAM 的寫入致能 wr_en，兩核致能天生互斥。

(4) VGA 顯示


VGA Sync 以標準 640×480@60Hz 產生掃描座標，Pixel Driver 把螢幕座標除以 40/30 對應回 16×16 VRAM 格點（每格放大成 40×30 色塊），讀出 3-bit 色彩輸出 RGB。

四、瓶頸與原因探討


開發中把設計接上 Digital 的 external-iVerilog 模擬時，時脈完全跑不快。後續發現是因為 Digital 與 iVerilog 透過作業系統 pipe 溝通，每個時脈邊緣都要一次 IPC 往返，通訊延遲遠大於一個時脈週期本身，作者 Hneemann 的 GitHub issue 也有提到此限制，若改回 Digital 原生模擬做功能驗證即可解決此問題。

五、成果與反思

最終系統可正確運作並通過驗證：切換 image_sel 兩核同步換圖、Reset 後兩核從 PC=0 重啟、VGA 穩定輸出由兩核分工繪製的 16×16 點陣圖、gnt0、gnt1 永不同時為 1，兩核同時請求時授權交替出現，驗證 Round-Robin 如預期運作，最直觀的驗證是畫面本身，若兩核撞寫畫面會立刻錯位或出現雜點，完整正確即代表仲裁無誤（圖二十）。



圖(二十) 16×16 點陣圖 640×480 VGA 輸出(image_sel = 11)



圖(二十一) VGA 輸出其他執行結果(image_sel = 00, 01, 10)

這個專題讓計算機組織所學知識得以更進一步實現。目前設計為多週期、解析度 16×16 ，受限於期末時間只完成到模擬與功能驗證，尚未燒錄到 FPGA 實機測試，這是比較可惜的地方。

不過設計本身已具備上板條件，VGA 採標準時序、色彩僅 3-bit，透過 FPGA 開發板的 VGA 埠配上簡單的電阻式 DAC 即可直接驅動實體螢幕，而先前的模擬速度瓶頸源自協同模擬的 IPC 往返，在真實 FPGA 上並不存在，因此把它上板、以真實螢幕驗證，是我最想做的下一步，若更長期則想把仲裁機制推廣到多通道資料排程，多來源競爭需要仲裁與緩衝的問題，與我所想投入的多通道訊號處理方向相通。